产 品 与 服 务
 ※时钟锁相环的IP
 ā 已经过硅验证的时钟锁相环IP
 ā 测试中的时钟锁相环IP  
 ā 流片中的时钟锁相环IP  
 ※设计服务
 ※芯片产品
  合 作 伙 伴

 

   主营业务：时钟锁相环的IP

   v 高速时钟锁相环（PLL）IP

      l PFD输入频率范围：0.5 MH 至 400 MHz
      l 输出频率范围：20 MHz 至 3000 MHz
      l 高频时典型的RMS/P-P jitter:3ps/20ps
      l 内置环路滤波器，内置锁定检测模块，内置环振模块
      l 相位可调输出时钟(最小精确可达1/320输出周期)
      l 与工艺，电压，温度无关
      l 大分频范围为：1-4096

  

 v 已经过硅验证的时钟锁相环IP

   SMIC 0.13um 系列
      Ø 基于SMIC 0.13um mixed signal CMOS工艺的低抖动、低输入频率的高速PLL IP
      Ø 基于SMIC 0.13um mixed signal CMOS工艺的低抖动、中等输入频率的高速PLL IP
      Ø 基于SMIC 0.13um mixed signal CMOS 工艺的低抖动、超高输入频率的高速PLl IP

   Ø 基于SMIC 0.13um generic CMOS工艺的低抖动、低输入频率的高速PLL IP
   Ø 基于SMIC 0.13um generic CMOS工艺的低抖动、中等输入频率的高速PLL IP
   Ø 基于SMIC 0.13um generic CMOS工艺的低抖动、超高输入频率的高速PLL IP

    CHRT系列

      Ø 基于 CHRT 0.13 um generic CMOS 工艺的低抖动、中高输入频率的高速PLL IP
      Ø 基于 CHRT 0.13 um generic CMOS 工艺的低抖动、中等输入频率的高速PLL IP

    SMIC 90nm 系列

      Ø 基于SMIC 90nm generic CMOS 工艺的低抖动、低输入频率的高速PLL IP
      Ø 基于SMIC 90nm generic CMOS 工艺的低抖动、中等输入频率的高速PLL IP
      Ø 基于SMIC 90nm generic CMOS 工艺的低抖动、超高输入频率的高速PLL IP

  v 测试中的PLL IP
    CHRT系列
     Ø 基于 CHRT 0.18 um generic IC CMOS 工艺的低抖动、中高输入频率的高速PLL IP

  v 流片中的PLL IP
    FPGA/SMIC系列
     Ø 基于 FPGA的低抖动宽范围，位相可调锁相环

    > >时钟锁相环IP列表

   主营业务：设计服务

   v 时钟锁相环（PLL）的设计服务
      Ø 定制的PLL IP
      Ø 时钟芯片的PLL设计服务
      Ø LC-VCO的设计与开发

   主营业务：芯片产品
      Ø 浩凯正着力开发用于消费,通讯和计算机电子等领域的可编程时钟芯片